LED(Light-emitting diode)由于壽命長、能耗低等長處被廣泛地利用于唆使、顯示等范疇。可靠性、穩固性及高出光率是LED代替現有照明光源必需考慮的因素。封裝工藝是影響LED功效作用的重要因素之一，封裝工藝關鍵工序有裝架、壓焊、封裝。由于封裝工藝本身的原因，導致LED封裝過程中存在諸多缺點(如重復焊接、芯片電極氧化等)，統計數據顯示[1-2]：焊接系統的失效占全部半導體失效模式的比例是25％～30％，在國內[3]，由于受到設備和產量的雙重限制，多數生產廠家采用人工焊接的方法，焊接系統分歧格占分歧格總數的40％以上。從應用角度分析，LED封裝過程中產生的缺點，固然應用初期并不影響其光電性能，但在以后的應用過程中會逐漸***露出來并導致器件失效。在LED的某些利用范疇，如高精密航天器材，其埋伏的缺點比那些立即呈現致命性失效的缺點迫害更大。因此，如何在封裝過程中實現對LED芯片的檢測、阻斷存在缺點的LED進進后序封裝工序，從而下降生產本錢、提高產品的質量、避免應用存在缺點的LED造成重大喪失就成為LED封裝行業急需解決的艱苦。
目前，LED產業的檢測技巧重要集中于封裝前晶片級的檢測[4-5]及封裝完成后的成品級檢測[6-7]，而國內針對封裝過程中LED的檢測技巧尚不成熟。本文在LED芯片非接觸檢測方法的基礎上[8-9]，在LED引腳式封裝過程中，利用p-n結光生伏殊效應，分析了封裝缺點對光照射LED芯片在引線支架中產生的回路光電流的影響，采用電磁感應定律丈量該回路光電流，實現LED封裝過程中芯片質量及封裝缺點的檢測。
1理論分析
1．1 p-n結的光生伏殊效應[m]根據p-n結光生伏殊效應，光生電流IL表現為：
式中，A為p-n結面積，q是電子電量，Ln、Lp分辨為電子和空***的擴散長度，J表現以光子數盤算的均勻光強，α為p-n結材料的接收系數，β是量子產額，即每接收一個光子產生的電子一空***對數。
在LED引腳式封裝過程中，每個LED芯片是被固定在引線支架上的，LED芯片通過壓焊金絲(鋁絲)與引線支架形成了閉合回路，如圖1。若疏忽引線支架電阻，LED支架回路光電流即是芯片光生電流IL。可見，當p-n結材料和摻雜濃度必定時，支架回路光電流與光照強度I成正比。
1．2封裝缺點機理
LED芯片受到腐化因素影響或沾染油污時，在芯片電極表面天生一層非金屬膜，產生封裝缺點[11]。電極表面存在非金屬膜層的LED芯片壓焊工序后，焊接處形成金屬一介質-金屬結構，也稱為隧道結。當必定強度的光照射在LED芯片上，若LED芯片失效，支架回路無光電流流過若非金屬膜層足夠厚，只有極少數電子可以隧穿膜層勢壘，LED支架回路也無光電流流過；若非金屬膜層較薄，由于LED芯片光生電流在隧道結兩側形成電場，電子重要以場致發射的方法隧穿膜層，流過單位面積膜層的電流可表現為[12]。
其中q為電子電量，m為電子質量，矗為普朗克常數，vx、vy、vz分辨是電子在x、y、z方向的隧穿速度，T(x)為電子的隧穿概率。又任意勢壘的電子隧穿概率可表現為[13]
其中jin、jout。分辨是進進膜層和穿過膜層的電流密度，
，x指向為芯片電極表面到壓焊點，為膜層中z方向任意點的勢壘，E是垂直芯片電極表面速度為vx電子的能量。
圖2為在電場f’作用‘F芯片電極表面的勢壘圖，其中EF為費米能級，U，為電子發射勢壘。由圖
2，若芯片電極表面為突變結，其值為U0，光生電流在隧道結兩側形成的電場強度為F，電極表面以外的勢壘為U0- qFx。取芯片電極導帶底為參考能級E0(x=0)，因而有x0處，U(x)=U0- qFx，根據條件U(x)=E=U0- qFx2
式中d為膜層厚度，V為膜層隧道結兩側電壓。當LED芯片產生光生伏殊效應時，由式(7)可知，流過芯片電極表面非金屬膜層的電流受到膜層厚度的影響，隨著膜層增厚，流過膜層的電流減小，流過LED支架回路的光電流也將減小。
綜上所述，引腳式LED支架回路光電流的有無或大小可以反應封裝工藝中LED芯片的功效狀態及芯片電極與引線支架的電氣連接情況，因此，可以通過檢測LED支架回路光電流達到檢測引腳式封裝工藝中芯片功效狀態和封裝缺點。
1．3封裝缺點的檢測方法
完成壓焊工序后，LED處于閉合短路狀態，直接導出回路電流進行檢測不可行。固然支架回路有必定電阻，但光生電流只有微安量級，因而支架回路中的壓降非常小，用一般的電壓丈量方法難度較大，而且接觸式檢測會引進接觸電阻，影響檢測的準確性。因此，考慮用非接觸式的電流檢測方法。根據法拉第電磁感應定律，利用引腳式LED自身特點，檢測時將帶磁芯線圈中磁芯的一端插進圖1所示閉合回路z中，LED支架回路作為一級繞組，帶磁芯線圈作為次級繞組，并在線圈的兩端并聯上電容C，與線圈L組成LC諧振回路。以交變的光鼓勵LED芯片時，支架回路中產生交變電流，交換載流回路會在四周空間產生交變磁場，次級線圈交變磁場則在次級線圈中產生感生電動勢。若交變光頻率與LC諧振回路頻率相等時，LC回路產生共振，此時次級線圈兩端感生電動勢最大。因此，可以通過檢測次級線圈兩端感生電動勢間接達到檢測支架回路光電流的目標，實現對封裝工藝中芯片功效狀態及焊接質量的檢測。
LC諧振回路中，線圈中磁芯起到加強磁感應強度B的作用，從而增加檢測信號幅值。又線圈中磁芯的有效磁導率與相對磁導率間關系可表現為[14]：
式中，μe磁芯的有效磁導率，脅為磁芯的相對磁導率，μr為磁芯的有效磁路長度，名為非閉合氣隙長度。
由式(8)可以看出，影響有效磁導率脅從而影響磁感應強度B的參數有：
①磁芯材料的相對磁導率脅。與所選軟磁磁芯材料有關(軟磁材料初始相對磁導率一般大于1000)，當磁芯材料選定后，其相對磁導率為斷定值。
②磁芯的有效長度le、非閉合氣隙長度lg，它們由磁芯的結構決定。微弱電流產生的磁場易受外界因素干擾，磁路越長，干擾越大，所以磁芯的有效長度宜短。
在磁芯材料斷定的情況下，為了得到較大磁感應強度B，需轉變線圈中磁芯的結構。若磁芯結構設計為環形，由式(8)知，磁感應強度B增大倍數理論上與磁芯的相對磁導率盧，大小相等，檢測信號幅值將達到最大。與條形磁芯同種材質的u型磁芯上搭接一塊條形磁芯就構成環形磁芯線圈，其搭接方法有兩種，如圖3示。
檢測時將繞有線圈的U型磁芯的一端插進圖1所示1閉合回路，感應LED支架回路中回路電流產生的交變磁通，再將條形磁芯搭接在U型磁芯上，使感應磁路閉合。由于搭接方法不同，兩種搭接方法的磁芯線圈處在支架回路所產生的交變磁場中時，其搭接處磁路也將不同，用Ansoft Maxwell軟件仿真兩種搭接方法的磁芯搭接處在交變磁場中的磁回路，成果如圖4示
圖4中(a)、(b)仿真成果對應于圖3中(a)、(b)兩種線圈磁芯搭接方法。比擬兩種線圈磁芯搭接處磁路仿真成果可以看出：①圖3(a)示磁芯搭接處磁路在空氣介質中的回路最短，所受磁阻最小，因此磁損耗也最小。②由于待測LED支架回路電流為微安量級，激起的磁場較小，易受空間電磁場的干擾，圖3(b)示磁芯搭接處磁路***露在空氣介質中較多，受干擾的幾率較大。由上述分析，圖3(a)磁芯搭接方法較優，可以加強信號檢測端克制干擾才能，增加檢測信號幅值，必定程度上提高光鼓勵檢測信號信噪比，進而提高缺點檢測精度。
2實驗及分析
2．1實驗
為了比擬條形磁芯線圈與環形磁芯線圈對封裝缺點檢測精度的影響，現分辨應用條形磁芯線圈和圖3(a)示環形磁芯線圈進行實驗。磁芯材料為PC40，其初始相對磁導率約為2300，條形磁芯的外形幾何尺寸為1．6minx3．2ram×20mm，線圈匝數為300匝；環形磁芯橫截面尺寸為1．6mm×3．2mm，其有效磁路長度約即是條形磁芯，線圈匝數為300匝。實驗中鼓勵光源為一種超高亮度貼片式白光LED，鼓勵光源用占空比為50％的方波信號驅動，方波信號可由一系列正弦變更的信號疊加而成，使其基頻與諧振回路的工作頻率雷同，即LC諧振回路實現了對方波信號的選頻，所以穿過線圈磁通鏈的變更率就是方波基頻信號的變更率；檢測對象分辨是GaP材料12mil黃色焊接質量合格的LED和焊接過程中芯片電極有非金屬膜的LED。從線圈兩端輸出的信號經放大、濾波、峰值檢波后見圖5。實驗中放大器的放大倍數為103倍。
2．2成果分析
本文先容的LED芯片封裝缺點檢測方法是通過檢測LED支架回路光電流間接實現的。由圖5可以看出，支架回路光電流激發的磁場在不同磁芯結構線圈兩端感生電動勢大小不同；不同磁芯結構線圈，檢測信號的信噪比差別較大。具體表現為：
①焊接質量合格的LED，實驗檢測值與理論盤算值相吻合。圖5(a)為應用條形線圈磁芯的實驗成果，封裝工藝中焊接質量合格的LED，信號檢測端產生的光鼓勵信號經放大、濾波、峰值檢波后幅值約為60mV。選12mil黃色LED芯片進行理論值盤算，芯片面積A=0.3mm×0．3mm，取β=0.5當單位時間內單位面積被半導體材料接收的均勻光強(以光子數計)為5.45×1021個／m2s時，由式(1)可盤算出光生電流約為42μA。由畢奧-薩伐爾定理、疊加定理及法拉第電磁感應定律，可求得12mil黃色LED芯片在信號檢測端感生電動勢幅值約為63mV,往除實驗誤差和盤算誤差，理論值和實驗值較好地吻合。
②對于環形結構磁芯線圈，實驗值較理論值小。根據式(8)，對于條形結構磁芯線圈，假設磁芯有效磁路長度le=100lg，此時有效磁導率μe≈100。若磁芯改為環形，則非閉合氣隙長度lg≈0，此時有效磁導率μe≈μr=2300，由理論盤算可知，12mil黃色焊接質量合格LED在信號檢測端感生電動勢幅值約為1.4V；由圖5(b)知，實驗得到信號值約為220mV，實驗值遠小于理論值。上述盤算是在幻想情況下進行的，在實際實驗過程中，環形磁芯線圈是由U形磁芯和條形磁芯搭接而成的，搭接處氣隙lg仍然存在，因而磁路不可能完整閉合，由式(8)知，氣隙對有效磁導率影響很大，所以有效磁導率仍小于相對磁導率，因此，實驗值遠小于理論值。
③不同磁芯結構均可實現LED封裝缺點的檢測，但檢測信號的信噪比差別較大。由圖5可以看出，固然實驗中磁芯線圈采用不同結構，對于焊接質量合格的LED，其光鼓勵檢測信號均明顯大于封裝過程中芯片電極表面存在非金屬膜的LED光鼓勵檢測信號，通過比擬兩者檢測信號幅值的大小，可將封裝過程中芯片電極表面存在非金屬膜的LED撿出。對圖5(a)，實驗應用的線圈中磁芯為條形結構，存在氣隙lg，磁感應強度B加強倍數為有效磁導率μe，同時檢測信號易受外界干擾，因而檢測信號幅值較小且存在較大的檢測噪聲，使得兩種芯片光鼓勵信號信噪比都較小，給后端信號處理帶來難度，影響封裝缺點檢測的準確度。將線圈中磁芯搭接成環形后構成閉合磁回路，磁感應強度B得到有效加強，磁損耗較小，受到空間電磁場的干擾相對也較小，所以檢測信號信噪比得到明顯改良。
④不同磁芯結構影響諧振回路的工作頻率。實驗過程中，LC諧振回路的電容C相等，環形磁芯的有效磁導率大于條形磁芯的有效磁導率，因而環形磁芯線圈的電感L大于條形磁芯線圈的電感，所以其諧振回路的諧振頻率較小；從圖5可以看出，條形磁芯線圈構成的諧振回路的諧振頻率約為9.75kHz，而環形磁芯線圈構成的諧振回路的諧振頻率約為7.33kHz。
⑤理論分析和實驗成果分析可得，該方法對LED支架回路電流具有較高的檢測精度，通過檢測支架回路電流激起的磁場在線圈兩端感生出電動勢的大小，并與焊接質量合格的LED的檢測信號進行比擬，實現對封裝過程中存在封裝缺點的LED進行檢測。
3結論
針對引腳式LED芯片封裝過程中存在的封裝缺點標題，基于p-n結的光生伏殊效應，利用電子隧穿效應分析了一種封裝缺點對LED性能的影響。理論分析表明，當LED芯片電極表面存在非金屬膜層時，流過LED支架回路的光電流小于光生電流，隨著膜層厚度的增加，回路光電流逐漸減小，其檢測信號減小。通過非接觸法檢測待測LED光鼓勵信號并與焊接合格的LED光鼓勵信號進行比擬，實現對引腳式封裝LED芯片在壓焊工序中／后的功效狀態及封裝缺點的檢測。分析了影響檢測精度的因素。用焊接合格與芯片電極表面存在非金屬膜的12mil黃LED樣品進行實驗，成果表明，該方法可以檢測LED支架回路微安量級光生電流信號，并具有較高的信噪比，檢測成果能實現對焊接質量合格與芯片失效或存在封裝缺點的LED的區分，達到對LED芯片在壓焊工序中／后的功效狀態及封裝缺點檢測的目標，從而下降LED生產本錢、提高產品德量、避免應用存在缺點的LED造成重大喪失。
參考文獻：
[1J張延偉，江理東．半導體器件典范缺點分析和圖例[M]．北京：科學技巧出版社，2004：11—22．
[2]田艷紅，杭春進，王春青等．Cu絲超聲球焊及楔焊焊點可靠性及失效機理的研究[J]．電子工藝技巧，2006，27(2)：63-69．
[3]丁榮峰，楊兵，任春嶺等．第一次序鍵合引腳失效分析及鍵合可靠性提高[J]．電子與封裝，2005，8(5)：1-5．
[4]Freeston IL．From Four Point to Impedance ImagingCJ]．Engi—neering Science and Education Journal，1997，6(6)：245—254．
[5]Tay C J．Su***ce Roughness Measurement of Semi-conductorWahrs Using a Modified Total Integrated Scattering Model[J]．Int．J．Light and Electron Optics，2002，113(7)：317—321．
[6]Kaminski A，Marchand J J，Laugier八I-V Method tO ExtractJunction Parameters with Special Emphasis on Low Series Resistanee[J]．Solid-State Electron，1999，43：741—74533．
[7]王術軍，張保洲．LED在線分揀系統的研制[J]．半導體光電【j】，2004，25(2)：108—111．
[8]李戀，李平，文玉梅等．LED芯片非接觸在線檢測方法[J]．儀器儀表學報，2008，29(4)：760—764．
[9]尹飛，李平，文玉梅等．LED芯片在線檢測方法研究[J]．傳感技巧學報，2008，21(5)：869-874．
[10]Miles R W，Hynes K M，Forbes L Photovohaic Solar Cells：anOverview of State-of-the-SArt Cen Development and Environ—mental Issues[J]．Progress in Crystal Growth and C h a racterization of Materials，2005，51(1-3)：1-42．
[11] Watanabe M，Tabuse D．Su***ce Contamination of BondingPads Incapable of Au Wire Bonding[C]／／IEEE／CPMT InL ElectronManuhct Teehmol Symp，1998，187—193．
[12]曲喜新，過璧君．薄膜物理[M]．電子產業出版社，北京，1994，228—229．
[13]舒啟清．電子隧穿原理[M]．科學出版社，北京，1998，30-31．
[14]趙凱華，陳熙謀．電磁學[M]．高級教導出版社，北京，2001，55—59．
作者：
蔡有海(1982-)，2005年畢業于重慶大學電子科學與技巧系，獲學士學位，現于重慶大學光電工程學院攻讀碩士學位，研究方向為儀器科學與技巧。
文玉梅(1964一)，1984年畢業于北京航空航天大學電子工程系，獲學士學位，1987年航天部第一研究院研究生院畢業獲碩士學位，1997年重慶大學獲博士學位。1988年起在重慶大學光電工程學院工作至今，教授，博士生導師。1999年至2000年英國牛津大學工程系高級拜訪研究員。重要研究方向為傳感器技巧，信號(圖象)處理。
